![\"LCR](\"https:\/\/www.donalba.com\/OrquestaMedia2023Donalba\/wp-content\/uploads\/2022\/11\/LCR_noviembre.jpg\")
<\/p>\n<\/p>\n
El desarrollo de la placa base<\/strong> es posiblemente el paso m\u00e1s importante a la hora de crear un sistema integrado desplegable para aplicaciones de defensa. En este sentido, los sistemas VPX, OpenVPX y SOSA son indispensables. <\/p>\n Una placa base de desarrollo b\u00e1sica para los PICs VPX, OpenVPX y SOSA no tiene conexiones integradas de ranura a ranura. Son b\u00e1sicamente lienzos en blanco que permiten a los desarrolladores, mediante sistemas comerciales de cableado de ranura a ranura, trazar el perfil necesario de la placa base y establecer los flujos de datos aplicables.<\/p>\n A medida que el esfuerzo de SOSA evoluciona, se introducen nuevas placas base de desarrollo, incluyendo los \u00faltimos perfiles PIC identificados en la Norma T\u00e9cnica SOSA, que admiten las conexiones de ranura a ranura y pueden utilizarse tal y como est\u00e1n configuradas o como trampol\u00edn de desarrollo cuando la mayor parte de la interconectividad ya est\u00e1 instalada. <\/p>\n Para crear la conectividad necesaria entre ranuras, se utilizan los sistemas de cableado de la placa base VPX, que permiten realizar pruebas a nivel de sistema, analizar el flujo de datos y todas las comunicaciones de ranura a ranura antes de fabricar la placa base de despliegue.<\/p>\n El proceso de definici\u00f3n de la interconectividad de los PICs a trav\u00e9s del backplane, da como resultado un mapa de interconexi\u00f3n conocido como perfil de backplane. Es el perfil del backplane el que permite a los PICs y su funcionalidad relacionada realizar las tareas requeridas del sistema de aplicaci\u00f3n.<\/p>\n La fabricaci\u00f3n final de la placa base debe comenzar una vez que se haya probado y fijado el perfil para garantizar que el flujo de la se\u00f1al\/la integridad de la se\u00f1al y el funcionamiento del sistema cumplen los requisitos de la aplicaci\u00f3n. Los chasis de desarrollo VPX deben permitir un acceso abierto a los PICs bajo prueba, as\u00ed como opciones de alimentaci\u00f3n de carga \u00fatil de 5V y 12V. <\/p>\n La estructura de bus paralelo y otros aspectos de las arquitecturas VME y cPCI han hecho posibles las placas base est\u00e1ndar para la mayor\u00eda de las placas. Al tratarse de una arquitectura serie punto a punto, VPX requiere cierto nivel de personalizaci\u00f3n de la placa base de una aplicaci\u00f3n a otra. VPX tambi\u00e9n ofrece m\u00faltiples opciones de conectividad trasera para E\/S \u00f3pticas y de RF. La complejidad a\u00f1adida en el dise\u00f1o del sistema que supone VPX se compensa f\u00e1cilmente con las enormes ganancias en velocidad de se\u00f1al y la mayor flexibilidad en el dise\u00f1o.<\/p>\n Sin embargo, todav\u00eda hay que dise\u00f1ar nuevas placas base. A medida que los perfiles de las placas base siguen creciendo, los nuevos dise\u00f1os pueden aprovechar aspectos de los dise\u00f1os existentes. Por lo general, no hay dos placas base VPX exactamente iguales; sin embargo, la evoluci\u00f3n de las aplicaciones y su car\u00e1cter com\u00fan probablemente allanar\u00e1n el camino hacia perfiles de placa base est\u00e1ndar.<\/p>\n